В структуре любого устройства сопряжения можно выделить две части: интерфейсную и операционную (рис.2.4). Интерфейсная часть обеспечивает непосредственное сопряжение данного устройства с ISA, то есть обеспечивает необходимые параметры сигналов с соблюдением протокола обмена. Операционная часть несёт на себе функции, ради которых, собственно, и создавалось устройство сопряжение. Подходы к проектированию этих двух частей имеют принципиальные отличия.

Операционные части различных устройств могут быть самыми разнообразными в зависимости от решаемых задач. Интерфейсные части практически у всех устройств одинаковы или очень похожи между собой, так как интерфейсные функции жёстко определяются протоколом выбранного стандартного интерфейса (в данном случае ISA).

В соответствии с определением интерфейса, в число главных функций интерфейсной части входит обеспечение информационной, электрической и конструктивной совместимости. Информационная совместимость предполагает точное выполнение протоколов обмена и правильное использование сигналов магистрали. Электрическая совместимость подразумевает согласование уровней входных, выходных и питающих напряжений и токов. Вопрос о конструктивной совместимости в основном касается конечного этапа разработки устройства – проектирования печатной платы и сводится к точному соблюдению всех размеров платы, разъёмов и крепёжных элементов.

К основным функциям интерфейсной части можно отнести:

-                     буферирование сигналов магистрали;

-                     селектирование или дешифрация линий адреса;

-                     выработка внутренних стробирующих сигналов.

Буферирование сигналов применяется для электрического согласования и выполняет две основные функции: электрическая развязка (для всех сигналов) и передача сигналов в нужном направлении (только для двунаправленных сигналов). Иногда с помощью буферирования реализуется также мультиплексирование сигналов [6].

Другой основной функцией интерфейсной части является селектирование и дешифрация адреса. Эту функцию выполняет узел, называемый селектором адреса, который должен выработать сигналы, соответствующие выставлению на шине адреса магистрали кода адреса, принадлежащего данному устройству, или одного из зоны адресов данного устройства. Важно, чтобы адреса проектируемого устройства не перекрывались с адресами, занятыми другими устройствами компьютера. В том случае если устройство сопряжения работает в адресном пространстве памяти селектор адрес должен обрабатывать 20 разрядов адресной шины (при полном объёме памяти до 1 Мбайт) или больше при бóльшем объёме памяти.

Выработка внутренних стробирующих сигналов должна происходить синхронно с магистральными командными сигналами (-IOR, -IOW, -SMEMR, -SMEMW и др.). Для организации асинхронного обмена по шине ISA в низких скоростных характеристик устройства, используется сигнал I/O CH RDY, снятие которого, установка в состояние логического нуля, говорит о неготовности к циклу чтения (записи).

2.6 Обмен данными с компьютером

Существует четыре основных способа обмена данными с компьютером:

-                     по опросу флага готовности

-                     в режиме прерывания программы

-                     в режиме прямого доступа к ОЗУ компьютера

-                     с использованием автономного контроллера с буферной памятью в качестве накопителя.

Перечисленные способы обмена данными отличаются различными скоростями передачи данных и уровнем сложности аппаратуры, необходимой для их реализации.

Обмен экспериментальных данных с компьютером, работающим по опросу флага готовности внешнего устройства, требует минимальных затрат на разработку и изготовление дополнительной аппаратуры. Данный способ обмена характеризуется достаточно высокой скоростью реакции на обслуживание. Однако это обходится постоянной занятостью процессора тривиальными операциями опроса флага [3].

Если необходимость в обмене возникает достаточно редко, то наиболее приемлемым будет способ обмена с использованием прерывания. Реализация режима прерывания программы требует некоторого усложнения интерфейса связи с объектом, но это позволяет освободить процессор от периодического опроса устройства сопряжения и он в этом случае может заниматься другими задачами. Однако, использование аппаратных прерываний ни в коем случае не увеличивает скорости обмена с устройством сопряжения, наоборот, уменьшает её. Это связано с тем, что реакция на прерывание гораздо медленнее, чем на выставление флага готовности, т.к. чтобы обслужить прерывание процессор должен завершить текущий цикл, сохранить в стеке текущие значения своих регистров и только потом инициализировать контроллер прерываний и перейти на программу обработки прерывания [3,6].

Прямой доступ к памяти предназначен для быстрого обмена данными между устройством ввода-вывода и системной памятью компьютера. Использование режима ПДП весьма специфично. Во-первых, это связано с тем, что максимальный темп выдачи и приёма информации возможен только при передачи большого массива данных и даже в режиме блочной передачи пересылка одного байта (слова) требует нескольких тактов SYSCLC и занимает около 1 мкс. Как известно в поле адресов устройств ввода-вывода свободных адресов крайне мало, поэтому на практике возможен только последовательный доступ к буферному ОЗУ устройства ввода-вывода, что дополнительно снижает скорость обмена, и требует усложнения аппаратуры.

Наибольшую скорость выдачи или приёма данных обеспечивают не устройства сопряжения с прямым доступом, а устройства с так называемой разделяемой памятью, в которых быстрая буферная память, расположенная на плате устройства сопряжения доступна как со стороны внешнего устройства, так и со стороны магистрали ISA. При этом процессор рассматривает эту буферную память, как часть системного ОЗУ. В этом случае приём информации в ОЗУ компьютера или выдача её может осуществляться со скоростью до 50 Мбайт/с и выше.

Рассматривая устройства сопряжения имеющие буферные ОЗУ, можно выделить две большие группы:

-                     устройства сопряжения с непрерывным режимом обмена с внешним устройством. В этом случае буферное ОЗУ непрерывно выдаёт на внешнее устройство или принимает от него данные, а процессор в определённые моменты соответственно записывает или считывает необходимые ячейки этого ОЗУ.

-                     устройства сопряжения с периодическим режимом обмена. Буферное ОЗУ может находиться в одном из двух режимов: в режиме обмена с компьютером (запись или чтение содержимого ОЗУ) или в режиме обмена с внешним устройством (приём или выдача).

По методу доступа к буферному ОЗУ со стороны компьютера устройства сопряжения могут быть разделены на следующие группы:

-                     устройства с параллельным доступом к буферному ОЗУ;

-                     устройства с последовательным доступом к буферному ОЗУ.

Схематически оба метода представлены на рисунке 2.5.

При параллельном доступе каждой ячейке буферного ОЗУ соответствует свой адрес в адресном пространстве компьютера. В этом случае любой задатчик магистрали (процессор, контроллер ПДП и т.д.) может общаться с буферным ОЗУ как с системным, используя для этого все средства, все методы адресации, команды обработки строк. Данные, с точки зрения программиста, накапливаются непосредственно в памяти компьютера.

Естественно это наиболее быстрый метод общения с буферным ОЗУ (а также и с внешним устройством), так как в данном случае не требуется времени для перекачки данных из системной памяти в буферное ОЗУ или наоборот. Адресное пространство устройств ввода-вывода в данном случае использовать нецелесообразно, так как в нем нет достаточно больших непрерывных зон свободных адресов. Кроме того, возможности процессора по работе с памятью гораздо богаче, чем по общению с устройствами ввода-вывода.

При последовательном доступе данные буферного ОЗУ по очереди проецируются в один из адресов в адресном пространстве компьютера (или реже в несколько адресов). То есть задатчик при обращении по одному и тому же адресу в разное время общается с разными ячейками буферного ОЗУ. Главный недостаток этого подхода резкое снижение темпа обмена, а очевидное преимущество – экономия адресов магистрали [6].

3. РАЗРАБОТКА ЦИФРОВЫХ УСТРОЙСТВ НА БАЗЕ ПЛИС

3.1 Современные и перспективные ИС со сложными программируемыми структурами

Размеры плат микро-PC составляют всего 114×124 мм, поэтому для создания крупных систем нужно использовать микросхемы высокой степени интеграции и стараться разметить всю схему в минимальное число корпусов элементов.

Наряду со стандартными, в системе накопления, как и в любой другой системе, присутствуют и нестандартные части, специфичные для данной разработки. Это могут быть различные схемы управления, схемы реализации заданного алгоритма и т.п. Процесс реализации нестандартной части устройства, как правило, связан применением микросхем малой и средней степени интеграции. Применение малых и средних ИС неизбежно приводит к росту числа корпусов ИС, усложнением монтажа и отладки, снижением быстродействия и надёжности схем. Заказать для системы специализированные ИС высокого уровня интеграции затруднительно, т.к. это связано с большими затратами средств и времени. Существующее противоречие может быть разрешено путём применения современных программируемых логических интегральных схем [7].

Первыми представителями программируемых ИС явились программируемые логические матрицы ПЛМ, программируемая матричная логика ПМЛ и базовые матричные кристаллы БМК, называемые также вентильными матрицами. ПМЛ и ПЛМ в английской терминологии часто объединяются термином PLD, Programmable logic Devices.

Развитие БИС/СБИС с программируемой и репрограммируемой логикой оказалось настолько перспективным направлением, что привело к созданию новых эффективных средств разработки цифровых систем, таких

как CPLD (Complex PLD), FPGA (Field Programmable Gate Array) и SPGA (System Programmable Gate Array).

Основой программируемых логических матриц служит последовательность элементов И и ИЛИ. В структуру также входят блоки входных и выходных буферных каскадов (рис. 3.1)

Входные буферы, как правило, предназначены для преобразования однофазных входных сигналов в парафазные и формирования сигналов необходимой мощности для питания матрицы элементов И.

Выходные буферы обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины с помощью сигнала OE, а иногда выполняют и более сложные действия.

Переменные x1…xm подаются через входные буферные каскады на входы элементов И, и в матрице И образуют L термов. Терм – это конъюнкция, связывающая входные переменные, представленные в прямой или инверсной форме. Число формируемых термов равно числу выходов матрицы И.

Термы подаются далее на входы матрицы ИЛИ, т.е. на входы дизъюнкторов формирующих выходные функции. Число дизъюнкторов равно числу вырабатываемых функций N. Воспроизводимые функции являются комбинациями из любого числа термов, формируемых матрицей И. Какие именно термы будут выработаны и какие комбинации этих термов составят входные функции, определяется программированием. Таким образом, ПЛМ способна реализовать систему N логических функций от M аргументов, содержащую не более L термов.

Принцип программирования основан на том, что в матрицах имеются системы горизонтальных и вертикальных связей , в узлах которых при программировании создаются или ликвидируются связи. В качестве узлов связей используются диоды. До программирования все перемычки целы и диоды связи размещены во всех узлах координатной сетки. При программировании в схеме остаются только необходимые элементы связи, а ненужные устраняются пережиганием перемычек.

Логическая мощность ПЛМ зачастую используется не полностью. Это проявляется, в частности, при воспроизведении типичных функций, не имеющих больших пересечений друг с другом по одинаковым термам. В таких случаях возможность использования выходов любых конъюнкторов любыми дизъюнкторами становится излишним усложнением. Отказ от этой возможности означает использование не программируемой, а заданной матрицы ИЛИ. Структура в которой выходы матрицы И жёстко распределены между элементами ИЛИ получила название ПМЛ. В сравнении с ПЛМ схемы ПМЛ имеют меньшую гибкость, т.к. матрица ИЛИ фиксирована, но их изготовление дешевле и использование проще.

Отдельной ветвью в развитии программируемых интегральных схем являются базовые матричные кристаллы (вентильные матрицы с масочным программированием). Основа первых БМК – совокупность регулярно расположенных на кристалле базовых ячеек (БЯ), между которыми имеются свободные зоны (каналы) для создания соединений. БЯ занимают внутреннюю область БМК, в которой они расположены по столбцам, и содержат группы нескоммутированных элементов (транзисторов, резисторов и др.). В периферийной области размещены ячейки ввода-вывода. Потребитель может реализовать на основе БМК некоторое множество устройств определённого класса, задав тот или иной вариант рисунка межсоединений компонентов. Основной характеристикой БМК помимо числа эквивалентных вентилей является трассировочная способность, которая определяется площадью отводимой для межэлементных связей в ортогональных направлениях. Недостаточная трассировочная способность приводит к уменьшению числа задействованных при построении базовых ячеек. Избыточная трассировочная способность ведёт к нерациональному использованию кристалла, что понижает уровень интеграции БМК и повышает его стоимость. Для решения подобных проблем строятся многослойные БМК, при этом число слоёв межсоединений может составлять от 2 до 6 и более.

Ранее перечисленные архитектуры ПЛИС, содержащие небольшое количество ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции [8]. Для реализации крупных проектов они не пригодны.

Развитие технологий, опыт использования программируемых интегральных логических схем (ПЛИС) приводит к выводу, что это максимально удобная в освоении и применении элементная база, альтернативы которой зачастую не найти. Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле, многие ведущие производители либо начали серийное производство, либо анонсировали ПЛИС с эквивалентной ёмкостью более одного миллиона эквивалентных вентилей на кристалл.

Современные ПЛИС классифицируются по конструктивно-технологическому типу программируемых элементов. Число программируемых двухполюсников (программируемых точек связи ПТС) в ПЛИС зависит от сложности и может доходить до нескольких миллионов. Наиболее характерны следующие виды программируемых ключей:

-                     перемычки типа antifuse

-                     ЛИЗМОП транзисторы с двойным затвором

-                     ключевые транзисторы, управляемые триггерами памяти конфигурации (теневым ЗУ) [7].

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10