|  Устройство синхронизации информационных импульсов, поступающих в произвольные моменты времени, с бли... |
|
|
*
|
1
|
0
|
*
|
*
|
0
|
1
|
*
|
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
0
|
|
0
|
*
|
*
|
0
|
0
|
*
|
*
|
0
|
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
|
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
|
1
|
*
|
1
|
1
|
1
|
1
|
*
|
1
|
|
1
|
*
|
*
|
1
|
1
|
*
|
*
|
1
|
|
1
|
*
|
*
|
1
|
0
|
*
|
*
|
0
|
y = τ1τ3 v x1x2τ2 v x2τ2τ3 v x1x2τ2τ3
S1
= x1 v τ3
|
*
|
1
|
1
|
*
|
*
|
1
|
1
|
*
|
|
*
|
1
|
0
|
*
|
*
|
0
|
1
|
*
|
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
|
*
|
1
|
1
|
*
|
1
|
1
|
1
|
1
|
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
|
1
|
*
|
*
|
*
|
*
|
*
|
*
|
1
|
|
1
|
*
|
*
|
1
|
1
|
*
|
*
|
1
|
|
1
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
R1
= x2 v τ3
S2 = τ3 v
x2 v τ1x1
|
*
|
1
|
1
|
*
|
*
|
1
|
1
|
*
|
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
|
*
|
*
|
1
|
*
|
1
|
1
|
*
|
*
|
|
*
|
0
|
1
|
*
|
*
|
1
|
0
|
*
|
|
1
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
|
1
|
*
|
*
|
1
|
*
|
*
|
*
|
*
|
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
R2
= x2 v τ2
S3 = x2 v τ2 v τ3
|
*
|
1
|
*
|
*
|
*
|
*
|
1
|
*
|
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
|
0
|
*
|
*
|
0
|
1
|
*
|
*
|
1
|
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
*
|
R3 = x1 v τ1 v x2τ2
Схема синтезированного конечного автомата
Выбор метода обеспечения контролепригодности
Для повышения контролепригодности разрабатываемого устройства можно
предусмотреть ряд мер:
1) Обеспечение простоты начальной установки элементов памяти.
В схеме должна обеспечиваться возможность установки всех элементов в
начальное состояние. Таким образом, в схеме должна присутствовать функция
сброса (Reset)
2) Улучшения характеристик управляемости и наблюдаемости можно достичь
за счет обеспечения доступа к ключевым точкам схемы.
Это достигается использованием элементов с тремя состояниями.
3) Наличие цепей обратной связи существенно усложняет процедуру
генерации теста и моделирования неисправностей, поэтому нужно обеспечить
возможность разрыва цепей обратной связи.
Преобразование схемы
устройства для обеспечения контролепригодности.
Составление временной
диаграммы работы устройства, анализ правильности функционирования
Представим
в оболочке OrCAD системы
логических уравнений, полученных в результате минимизации.
Полученная
в результате схема представлена на рисунке:
Схема автомата в
оболочке OrCAD,
Временные
диаграммы работы этой схемы приведены на следующем рисунке.(Низкий уровень –
логический 0, высокий – логическая единица):
Временные диаграммы
По
временным диаграммам видно, что смоделированная логическая схема функционирует
правильно.
Разработка принципиальной схемы устройства
Основные параметры типовых ИС
|
Техно
логия
|
Тип
|
Серия
|
Параметр
|
|
Рпот, мВт
|
tр.
тип, нс
|
tр.
макас, нс
|
Эпот., пДж
|
|
Б
и
п
о
л
я
р
н
ы
е
|
ТТЛ (Si)
быстродействующие
|
130
К131
|
22
22
|
6
6
|
10
10
|
132
132
|
|
ТТЛ (Si)
Стандартные
|
К133
КМ133
К155
КМ155
|
10
10
10
10
|
10
10
10
10
|
22
22
22
22
|
100
100
100
100
|
|
ТТЛ (Si)
Маломощные
|
134
|
1
|
33
|
100
|
33
|
|
ТТЛШ (Si)
быстродействующие
|
530
КР531
КМ531
|
19
19
19
|
3
3
3
|
5
5
5
|
57
57
57
|
|
ТТЛШ (Si)
маломощные
|
533
К555
КМ555
|
2
2
2
|
9,5
9,5
9,5
|
20
20
20
|
19
19
19
|
|
ТТЛШ (Si)
быстродействующие
усовершенствованные
|
1531
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10
|
|
© 2009 Все права защищены.
Наверх