4 Построение принципиальной схемы

Схема электрическая принципиальная многофункционального арифметико-логического устройства представлена на графическом чертеже Э3. Подробное описание функционирования данной схемы изложено в пункте 2.

В данном разделе рассмотрим сложение и вычитание чисел с плавающей точкой. Для выполнения данной операции используются двоичный  четырехразрядный сумматор СМ (серии К155ИМ3) и схема однобайтовых логических операций СОЛО. При сложении (вычитании) чисел с плавающей точкой из оперативной памяти по входной информационной шине ШИВх в АЛУ поступают операнды. Первое слагаемое  (уменьшаемое) поступает на входной восьмиразрядный регистр Рг1 (серия К155ИР13), второе слагаемое (вычитаемое) - на входной восьмиразрядный  регистр Рг3 той же серии. Знаки слагаемых хранятся в триггерах знаков (D-триггерах - К155ТМ2) - ТгЗн1 и ТгЗн2. Смещенные порядки слагаемых пересылаются в четырехразрядные регистры РгС и РгD (оба серии К155ИР1). Схема СОЛО применяется для сравнения и выравнивания порядков слагаемых. Данная схема является комбинационной, она позволяет реализовать поразрядные операции логического умножения И, логического сложения ИЛИ и суммирования по модулю два двумя однобайтовыми операндами.  Четырехразрядная схема однобайтовых логических операций состоит из четырех схем поразрядной обработки СПО и схем сравнения слов длиной 1 байт. На Вых1 и Вых2 СОЛО формируются сигналы, определяющие результат сравнения байт по численному значению в соответствии со следующим правилом (таблица 4.1):

Таблица 4.1.

Сумматор СМ, его входные  восьмиразрядные регистры РгА и РгВ (обе ИМС серии К155ИР13) и выходной восьмиразрядный  регистр РгСМ используются при сложении (вычитании) мантисс, а также при передаче мантисс со сдвигом в процедурах выравнивания порядков и нормализации результата.

Выравнивание порядков производится следующим образом. Смещенный порядок числа Х из Рг3 передается в регистр РгD и в выполняющий роль РгСОЛО счетчик РгСч1, соединенный с выходом СОЛО. Затем в РгС передается смещенный порядок числа Y. После этого начинается сравнение порядков чисел Х и Y на СОЛО и сдвиг мантиссы числа с меньшим порядком вправо, при этом значение смещенного порядка Y меняется до тех пор, пока он не станет равным смещенному порядку Х. Порядок Z берется равным большему порядку слагаемых. Чтобы не делать лишних сдвигов мантиссы, превратившейся в процессе выравнивания порядка в 0, на счетчике циклов СчЦ фиксируется предельное число сдвигов, равное числу цифр мантиссы. При выполнении сдвига на один разряд мантиссы содержимое СчЦ уменьшается на 1. При СчЦ=0 сдвиги прекращаются, и в качестве результата берется большее слагаемое. После выравнивания порядков осуществляется сложение мантисс и (при необходимости) нормализация результата. С выхода РгСМ данные передаются дальше на шину ШИВых.

5 Расчетная часть

Среди многочисленных характеристик, отражающих производительность, эксплуатационные свойства и особенности конструкции схем, выделяют несколько основных, по которым можно произвести оценку в отношении соответствия требованиям, предъявляемым при разработке схемы. К таким характеристикам относят потребляемую мощность, быстродействие, показатели надежности.

5.1 Расчет потребляемой мощности

Потребляемая мощность Рпот. – значение мощности, потребляемой устройством от источника питания в заданном режиме. Расчет мощности представлен в таблице 5.1.

РN пот = Рпот * N,

где       РN пот  – мощность потребляемая однотипными элементами, мВт;

       Рпот – потребляемая мощность одним элементом, мВт;

       N – количество элементов.

Таблица 5.1 – Расчет потребляемой мощности.

Мощность, потребляемая всем устройством:

Рпот общ  = Σ РN пот  i

где   Рпот общ  - мощность потребляемая всем устройством, мВт;

       РN пот  i – мощность потребляемая однотипными элементами, мВт;

Рпот общ  = 9685,77 мВт =9,7 Вт.

5.2 Расчет быстродействия

Быстродействие характеризуется наибольшей частотой входных сигналов, при которой не нарушается функционирование схемы. Задержка распространения сигнала при переключении микросхемы с высокого уровня на низкий и наоборот используется для характеристики быстродействия. Более общий параметр - время задержки микросхемы, определяется по формуле:

где tздр – время задержки, нс;

      t1,0 – время задержки при выключении микросхемы, нс;

      t0,1 – время задержки при включении микросхемы, нс;

Быстродействие устройства определяется по формуле:

где tздр – время задержки сигнала устройством, нс;

      tздр i – время задержки сигнала i элементом, нс;

Таблица 5.2 – Расчет быстродействия.

tздр. общ.=300 нс.

5.3 Расчет надежности

Свойство изделия в течение определенного времени выполнять заданные функции  называется надежностью.

Все свойства объекта, характеризующие его надежность - безотказность, долговечность и сохраняемость, имеют количественные характеристики, которые оцениваются соответствующими показателями.

Поскольку отказы являются случайными событиями, количественные характеристики надежности имеют вероятностный характер.

λ(t) показывает, какая часть элементов по отношению к общему количеству исправно работающих элементов в среднем выходит из строя в единицу времени. Данная величина показывает интенсивность отказов. Среднее время безотказной работы Туст – среднее значение наработки изделий до первого отказа. Интенсивность отказов всего устройства вычисляется по формуле. Расчет в таблице 5.3.

λфакт=λпасп* Кн * Кт * Ni

где λфакт – общая интенсивность отказов, ч-1;

      λпасп – интенсивность отказов микросхем по паспорту, ч-1;

      Кн – отношение количества используемых ножек элемента к общему количеству ножек;

      Кт – температурный коэффициент;

  Ni – количество элементов.

λфакт=0,379*10-6 ч-1.

Туст = 1/ λфакт,

где Туст – средняя наработка до отказа, ч;

 λфакт – общая интенсивность отказов, ч-1.

Туст =2,64*10-6 ч.

Таблица 5.3 – Расчет надежности.

Вероятность безотказной работы устройства за t часов вычисляется по формуле:

Р=е-t*λ,

где Р – вероятность исправной работы;

      t – время работы, ч;

  λфакт – общая интенсивность отказов, ч-1.

Р10000 = e-10000*0,379*10=0,96

5.4 Логический расчет

В данном разделе курсового проекта я буду рассматривать логический расчет комбинационных схем ИЛИ, НЕ и 2И. Эти элементы входят в схему СОЛО. Как видно из принципиальной схемы на элемент НЕ подаются поочередно сигналы из РгС и РгD. Часть выходных данных попадает на РгСч1, а часть на схему сравнения. Обозначим fi-выходные сигналы, идущие на РгСч1, fk-сигналы, идущие на схему сравнения. Тогда fi(Di,Ci)=(DiCi+ DiCi)+ DiCi;  fк(Di,Ci)=(DiCi+ DiCi); Составим таблицу истинности для входов Di и Ci:

Таблица 5.4 – Таблица истинности.

С помощью карты Карно построим схему на элементах Шеффера.

            Ci     Ci              

  Di                       

  Di

fi(Di,Ci)=Di +Ci;

            Ci     Ci              

Страницы: 1, 2, 3, 4